Дипломная работа: Розробка алгоритму роботи спеціалізованого обчислювача
Пристрій може містити неприпустимі
блоки при першому використанні. Під час використання мікросхеми кількість неприпустимих
блоків може зрости. Неприпустимі блоки - це блоки, які містять 1 або більш споконвічно
непрацездатних битов, надійність яких не гарантується компанією Samsung. Пристрою
з неприпустимими блоками мають той же рівень якості й ті ж динамічні й статичні
характеристики, як і пристрою без таких блоків. Неприпустимі блоки не впливають
на роботу нормальних блоків, тому що вони ізольовані від розрядної шини й загальної
шини живлення транзистором вибору. Система спроектована таким чином, що в неприпустимих
блоків блокуються адреси. Відповідно, до некоректних биток попросту немає доступу.
Перший блок, що поміщається в 00-й адреса, повинен використовуватися для зберігання
завантажувальної інформації. SAMSUNG запевняє, що він буде гарантовано припустимим,
не потребуючим виправлення помилок протягом 1 К циклів запису/читання.
Споконвічний уміст всіх осередків
мікросхеми стерте (FFh), за винятком осередків, де зберігається інформація про неприпустимі
блоки, записана до цього. Допустимість блоку визначається 1-ым байтом запасного
простору. Samsung запевняє, що 1 або 2 сторінка кожного неприпустимого блоку за
адресою стовпця 2048 містить дані, що відрізняються від FFh. Тому що інформація
про неприпустимі блоки є що стирається, то в більшості випадків стирання її неможливо
відновити. Тому, у системі повинен бути закладений алгоритм, здатний створити таблицю
неприпустимих блоків, захищену від стирання й засновану на первісній інформації
про браковані блоки. Будь-яке навмисне стирання інформації про неприпустимі блоки
заборонено.
Отже є ймовірність виходу з ладу блоків
мікросхеми під час експлуатації системи, що може привести до втрати інформації.
Для підвищення надійності зберігання інформації варто збільшити об'єм основний накопичувач
у два рази до 8 Гб.
3. Розробка принципової
електричної схеми
У процесі розробки ПЭС необхідно зіставити
вузлам функціональної схеми їхні електричні еквіваленти. Розділимо процес розробки
принципової схеми системи на п'ять етапів:
- мікросхема ПЛИС зі схемою завантаження;
- мікроконтролер AT89C5131 і USB інтерфейс;
- мікросхема годин реального часу
і її живлення;
- накопичувач, підвищення швидкодії
його роботи;
- швидка проміжна пам'ять.
3.1 Мікросхема ПЛИС зі схемою завантаження
При реалізації функціональних блоків
у ПЛИС процес розробки ПЭС зводиться до виділення необхідних зовнішніх ліній зв'язку
й формування ланцюгів завантаження ПЛИС. У таблиці 3.1 наведені зовнішні зв'язки,
згруповані по функціональній ознаці, які будуть підключені до користувальницьких
висновків ПЛИС.
Таблиця 3.1 - Перелік необхідних користувальницьких
контактів мікросхеми ПЛИС
| Сигнал |
Функція |
| ГРУПА КЕРУЮЧОГО КОНТРОЛЕРА |
| AD[7..0] |
Двунаправлена шина даних і адреси (молодший байт)
контролера |
| A[15..8] |
Шина адреси (старший байт) |
| RST |
Сигнал скидання контролера |
| RD |
Сигнал читання даних (від контролера) |
| CLK_PR |
Тактова частота контролера |
| WR |
Сигнал запису даних (від контролера) |
| T0 |
Вхід зовнішньої частоти таймера 0 |
| T1 |
Вхід зовнішньої частоти таймера 1 |
| INT0 |
Зовнішнє переривання 0 |
| INT1 |
Зовнішнє переривання 1 |
| PSEN |
Сигнал для перекладу в режим програмування |
| ALE |
Сигнал дозволу запису адреси від контролера |
| EA |
Сигнал дозволу зовнішнього доступу |
| ГРУПА ФЛЕШ |
| ND[7..0] |
Двунаправленная шина адреси, даних, команд. |
| NCE[15..0] |
Сигнали вибору однієї з 16 мікросхем Flash |
| RBN[3..0] |
Сигнали Вільний/Зайнятий від 4 банків Flash |
| WP[3..0] |
Сигнали дозволу запису в 4 банки Flash |
| NWE |
Сигнал запису в Flash |
| NRE |
Сигнал читання даних Flash |
| NALE |
Строб адреси Flash |
| NCLE |
Строб команди Flash |
| ГРУПА ШВИДКІСНОЇ БУФЕРНОЇ ПАМ'ЯТІ (КЕШ) |
| ERA[18..0] |
Шина адреси КЕШ |
| ERD[7..0] |
Двунаправленная шина даних КЕШ |
| ERCS |
Сигнал вибору КЕШ |
| ERWE |
Сигнал запису КЕШ |
| EROE |
Сигнал читання КЕШ |
| ГРУПА ГОДИН |
| DTM0 |
Двунаправлений висновок даних |
| DTM1 |
Сигнал вхідних, вихідних даних |
| DTM2 |
Сигнал запису даних |
| DTM3 |
Сигнал вибірки мікросхеми |
| ГРУПА LINK |
| LN[7..0] |
Шина даних |
| LN8 |
Вихідний сигнал «ДАНІ ПРИЙНЯТІ» |
| LN9 |
Вхідний сигнал «ДАНІ ГОТОВІ» |
| LN10 |
Вхідний сигнал запиту на захоплення шини |
| LN11 |
Вихідний сигнал дозволу захоплення шини |
| LN12 |
Вхідний сигнал роботи керуючого порту |
| ГРУПА «РІЗНЕ» |
| RESERV[9..0] |
Резервна шина |
| LED[2..0] |
Індикатори |
Для забезпечення лихословити ПЛИС
сполучимо дві стандартні схеми лихословити, рекомендовані фірмою виробником (ALTERA).
Перша схема конфігурації ( JTAG-Ланцюжок) дозволяє незалежно завантажувати прошивання
в конфігураційну мікросхему й ПЛИС. Вона використовується на етапі настроювання,
перевірки й лихословити завантажувальної пам'яті. Другий ланцюжок (режим пасивної
послідовної конфігурації) використовується в штатній роботі осередку. При включенні
живлення при її допомозі інформація з конфігураційної мікросхеми листується в ПЛИС.
Страницы: 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17 |
