Дипломная работа: Розробка алгоритму роботи спеціалізованого обчислювача

3.2 Контролер обміну з USB каналом

При побудові ПЕС нам необхідно вирішити три завдання:

- режим роботи із зовнішньою пам'яттю, при цьому частина двунаправлених портів уведення висновку стають шинами адреси, шинами даних і сигналами керування. Даний режим нам необхідний для узгодження мікроконтролера із зовнішніми пристроями;

- необхідно погодити контролер з USB інтерфейсом;

- для керуючого контролера необхідно забезпечити завантаження програми у внутрішню Flash-Пам'ять.

Для забезпечення другого й третього перерахувань необхідно застосувати стандартні рішення, запропоновані розроблювачем. Для цього скористаємося схемою, запропонованої в /1/ і представленій на малюнку 3.3.

Так само по третьому перерахуванню необхідно відзначити, що усередині контролера існує два завантажники: користувальницький і апаратний (HBL, Hadware BootLoader). Користувальницький завантажник дозволяє запускати програми, записані на згадку мікроконтролера, а апаратний дозволяє здійснити запис самої програми. У даній схемі перевести контролер у режим програмування (запису програми) можна виконавши наступну послідовність дій:

- відключити прилад від USB-Шини, розімкнувши перемичку Р2 (лінія VREF);

- утримуючи кнопки ДО3 (лінія RESET) і ДО2 (лінія PSEN) підключити прилад до USB-Шини, замкнувши перемичку Р2;

- відпустити кнопку ДО3;

- відпустити кнопку ДО2.

На базі схеми наведеної на малюнку 3.3 одержуємо схему включення контролера представлену на малюнку 3.4. У даній схемі шина адреси, шина дані й керуючі сигнали, необхідні для роботи мікроконтролера із зовнішніми пристроями з'єднані із ПЛИС, а переклад контролера в режим завантаження здійснюється за допомогою перемикача S21.

Малюнок 3.3 - Типова схема включення контролера

Малюнок 3.4 - Схема сполуки для мікроконтролера AT89C5131

3.3 Мікросхема годин реального часу і їхнє живлення

Схема включення мікросхеми годин реального часу наведена на малюнку 3.5. Особливістю даної схеми є паралельне включення чотирьох конденсаторів великої ємності (1 Ф) у ланцюг живлення мікросхеми. Ці конденсатори виконують роль акумулятора.

Акумулятор призначений для забезпечення живлення мікросхеми годин реального часу при відсутності загального живлення. Це необхідно при проведенні автономних літних випробувань для того щоб забезпечити безперебійну роботу годин до моменту остаточної перевірки виробу й початку випробування (включення приладу). Тимчасова діаграма заряду/розряду конденсаторної батареї наведена на малюнку 3.6.

Малюнок 3.6 - Тимчасова діаграма заряду/розряду конденсаторної батареї

При цьому час заряду Тзаряда можна оцінити як

Тзаряда = 3 · t, (3.1)

де t = R · C, (3.2)

а час розряду Тразряда як

, (3.3)

де ?U = (4,5-2,5) B;

I = 10 мА - струм розряду, з урахуванням витоків через діод і висновки мікросхем;

З = 4 Ф - ємність акумуляторів.

3.4 Компонування банків накопичувача

Накопичувач організований на 16 мікросхемах Флеш-Пам'яті K9K49G08U0M, які розділимо на чотири банки, по чотирьох мікросхеми в кожному банку (малюнок 3.7). Це зроблено для того щоб мати можливість усунути часи простою (зайнятості) накопичувача при циклах запису. Всі 16 мікросхем мають загальну шину даних, сигнали запису, читання, запису команд і адреси. Вибірка між мікросхемами здійснюється сигналом Вибору мікросхеми (РЄ). Сигнали R/B (вільний/зайнятий) мікросхем, об'єднаних у банк, з'єднані, отже для аналізу контролеру доступно чотири сигнали вільний/зайнятий (R/B) визначальну зайнятість банків.

Малюнок 3.7 - Структура накопичувача

Така побудова накопичувача з однієї сторони дозволяє робити безперервний запис у нього, а з іншої сторони оптимізує число ліній зв'язку необхідне для його обслуговування.

3.5 Швидка проміжна пам'ять

Швидкісна буферна пам'ять організована на мікросхемі швидкодіючого ОЗУ IDT71V424S15YI. Вона має організацію 512до?8, і дозволяє робити запис із періодом 15 нс. Мікросхема всіма сигнальними висновками підключена до ПЛИС, тому що має зв'язку тільки з її внутрішніми вузлами.

3.6 Вихідні дані на проектування розроблювальної системи

При розробці конструкції необхідно застосувати багатошаровий стеклотекстолит. Габаритні розміри, місця кріплень, розташування рознімань ESQT аналогічно осередку АЦП-079-03. Контакти всіх рознімань не повинні змінитися. Фільтруючі конденсатори розташовувати поблизу висновків мікросхем споживачів. У схемі застосована програмувальна логічна матриця фірми ALTERA.

Висновки елемента IDT71V424S придатні для перестановки наведені в таблиці 3.3. Висновки розділені на дві незалежні групи. Дана перестановка застосовна тільки для цього проекту.

Таблиця 3.3 - Висновки елемента IDT71V424S

Дана система реєстрації даних повинна забезпечувати 2 варіанти підключення:

Страницы: 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17