Реферат: Счетчики и делители
Время
переноса и время установления здесь такие же, как и у асинхронного счетчика. Однако
поскольку в асинхронном счетчике в течение всего времени TУСТ
идет непрерывное (с задержкой tЗД.СР)
переключение триггеров, то для съема информации необходимо дополнительное время,
т.е. увеличение периода следования входных импульсов. В синхронном счетчике триггеры
переключаются одновременно (по счетному импульсу) и лишь потом происходит перенос
в цепи логических элементов. Значит, для съема информации дополнительного времени
не требуется – можно использовать время TПЕР.
В этом смысле быстродействие синхронного счетчика выше, чем асинхронного.
4. Счетчики и делители с коэффициентом пересчета, отличным от 2n
Большое распространение получили счетчики
и делители с Kn ≠ 2n. Так, в цифровых индикаторных устройствах доминируют двоично-десятичные
счетчики (Kn = 10).
Принцип построения счетчиков с Kn ≠ 2n сводится к следующему. Берут такое число
n триггеров, чтобы выполнялось условие
 .
Затем схемным путем исключают 2n-Kn, избыточных состояний. Чаще всего исключают
старшие состояния, реже – младшие или промежуточные. Делается это либо с помощью
дешифратора определенного состояния, который своим выходным сигналом принудительно
устанавливает счетчик в исходное состояние, либо с помощью обратных связей между
триггерами.
На рис. 5 приведен пример декадного (двоично-десятичного)
счетчика с исключением старших избыточных состояний.
Начальное состояние у него нулевое: A0 {0000}. При поступлении входных импульсов счет идет как в обычном двоичном
счетчике. Как только устанавливается состояние A10 {1010}, на выходе элемента И, играющего роль дешифратора, вырабатывается
сигнал y=Q1Q3=1, и счетчик принудительно переводится в начальное состояние A0.
Рис. 5
Примером использования обратных связей
для исключения избыточных состояний может служить ИС 133ИЕ2 (рис. 6,а). Она содержит
T-триггер D1 и двоично-пятеричный счетчик на триггерах D2, D3, D4. Благодаря
обратной связи с выхода Q3 триггера D4 на вход J триггера D2, а также обратной связи в самом триггере D4 (с выхода
Q3 на вход К), обеспечивается соответственно блокировка действия
пятого счетного импульса на триггер D2 и установка триггера D4 пятым импульсом в
нулевое состояние (рис. 6,б). Таким образом, после пятого импульса получается A0 {000}.
Рис. 6
Если выход Q0 триггера D1 соединить со входом +1СТ, а счетные импульсы подавать
на вход +1Т, то счетчик становится двоично-десятичным с Kn = 10.
Как отмечалось ранее, принцип построения
делителей во многом аналогичен принципу построения счетчиков. Они имеют, как правило,
один выход, на котором за интервал пересчета появляется импульсов в коэффициент
деления раз меньше, чем поступают на вход
 .
Выделяются эти импульсы с помощью дешифратора
состояний.
Менять коэффициент KДЕЛ в делителях можно так же, как счетчиках
с Kn ≠ 2n, т.е. путем исключения различного числа
избыточных состояний, но и программно – с помощью внешних управляющих сигналов.
Такой способ реализован, например, в ИС 564ИЕ15. Она позволяет получать КДЕЛ
= 3...21327 с шагом единица.
Нашел распространение также способ, при
котором коэффициент пересчета счетчика, составляющего основу делителя, не меняется,
а производится выбор дешифраторов, настроенных на выделение различных состояний
счетчика. Данный способ построения делителей иллюстрируется на примере ИС 133ИЕ8
(рис. 7).
Рис. 7
Делитель состоит из шестиразрядного двоичного
счетчика с параллельным переносом, дешифраторов состояний на ЛЭ1…ЛЭ6, выходы которых
объединены в один выход y элементом ИЛИ-НЕ (ЛЭ7),
а также дешифратора-формирователя сигнала переноса CR и вспомогательных логических элементов. Каждый дешифратор включается
в работу при подаче на него управляющего сигнала K’i = 1.
Дешифраторы настроены на выделение неодинаковых
состояний. Например, дешифратор на ЛЭ1 выделяет состояния 0, 2, 4 и т.д. через 2,
на ЛЭ2 - 1, 5, 9 и т. д. через 4 на ЛЭ3 – 3, 11, 19 и т.д. через 8. Поэтому сигналы
(импульсы) на выходах дешифраторов во времени не совпадают, и на общем выходе y получается их сумма.
Таким образом, за один цикл работы, который
содержит 26 = 64 входных импульсов, число импульсов на выходе y будет меньше и определяется числом
в соответствии с кодовой комбинацией на
входах K0…K5. Коэффициент деления
 .
Если только один из сигналов K’i = 1, то
NВЫХ = 2i и коэффициент деления – целое число. В остальных случаях коэффициент
деления – число дробное.
Следует обратить внимание на то, что если
входная последовательность импульсов периодическая, то выходная последовательность
будет периодической только тогда, когда коэффициент деления - целое число, в других
случаях выходные импульсы распределены во времени неравномерно.
С целью увеличения диапазона перестройки
коэффициента деления, микросхемы соединяют последовательно. Сигналы переноса играют
роль входных по отношению к последующим микросхемам.
|
