Курсовая работа: Схема електрична принципова модуля на базі 8-розрядного мікропроцесора
| Розряд |
Позначення і найменування сигналу |
Призначення розряду |
| D7 |
MEMR |
Читання з пам'яті |
Вказує на те, що в даному циклі буде вироблятися
читання з пам'яті |
| D6 |
ЮТ |
Введения |
На шинах адресу установлений номер пристрою
введення. Передбачається введення інформації в ЦП |
| D5 |
Ml |
Вибір першого байта |
Поточний цикл служить для вибору першого байта
команди |
| D4 |
OUT |
Висновок |
На шинах адресу установлений номер пристрою
виведення. Передбачається виведення інформації при сигналі WR |
| D3 |
HLTA |
Підтвердження зупинки |
Відгук на команду HLT.
Підтверджує зупинку |
| D2 |
STACK |
Стік |
На шинах адресу встановлена адреса з покажчика
стека |
| Dl |
WO |
Запис чи виведення |
На шинах даних знаходиться інформація для запису в
пам'ять чи для виведення на зовнішній пристрій |
| DO |
ШТА |
Підтвердження Переривання |
Стробування номера запиту на переривання при
дійсному сигналі DBIN |
|
|
|
|
|
Формування керуючих сигналів.
Взаємодія МП із пам'яттю і пристроями введення-виведення здійснюється
по сигналах шини керування. Частина сигналів надходить на цю шину безпосередньо.
Інша частина сигналів, такі як I/OR, I/OW, MEMR, MEMW, формується відповідно до інформації, збереженої в регістрі слова
стану fPSWY.
Блок процесора містить у собі МП ВІС D3, генератор тактових імпульсів D2, системний контролер D6,
підсилювачі MA D4 і D5, підсилювач сигналів МП ВІС D7.
Клавіша SB1 служить для
подачі сигналу початкової установки МП ВІС, тривалість
якого визначається ланцюгом R2, С2.
Діод VD1 дозволяє здійснити
швидкий розряд С2 навіть при короткочасному зникненні живлячої напруги. Ланцюг
СІ, BQ1 задає частоту генератора
тактових імпульсів. Набори резисторів Е1... ЕЗ служать для узгодження сигналів
МА і МД. Виходи IMC D4, D5, D6 переводяться в третій стан при захопленні магістралей по сигналу КГЕК,
що виробляється елементом D1.
Резистор забезпечує високий рівень на вході D1 при відсутності в системі модуля з контролером ПДП, що виробляє
сигнал BUSEN.
Блок запам'ятовуючих пристроїв містить ПЗП і схему дешифрації адреси.
Дешифратор адреси формує сигнали вибірки CS1 для ПЗП в такому вигляді: ПЗП з 0000Н по 07FFH.
Страницы: 1, 2, 3, 4, 5, 6, 7 |
