рефераты рефераты
Главная страница > Дипломная работа: Разработка конструкции цифрового синтезатора частотно–модулированных сигналов  
Дипломная работа: Разработка конструкции цифрового синтезатора частотно–модулированных сигналов
Главная страница
Банковское дело
Безопасность жизнедеятельности
Биология
Биржевое дело
Ботаника и сельское хоз-во
Бухгалтерский учет и аудит
География экономическая география
Геодезия
Геология
Госслужба
Гражданский процесс
Гражданское право
Иностранные языки лингвистика
Искусство
Историческая личность
История
История государства и права
История отечественного государства и права
История политичиских учений
История техники
История экономических учений
Биографии
Биология и химия
Издательское дело и полиграфия
Исторические личности
Краткое содержание произведений
Новейшая история политология
Остальные рефераты
Промышленность производство
психология педагогика
Коммуникации связь цифровые приборы и радиоэлектроника
Краеведение и этнография
Кулинария и продукты питания
Культура и искусство
Литература
Маркетинг реклама и торговля
Математика
Медицина
Реклама
Физика
Финансы
Химия
Экономическая теория
Юриспруденция
Юридическая наука
Компьютерные науки
Финансовые науки
Управленческие науки
Информатика программирование
Экономика
Архитектура
Банковское дело
Биржевое дело
Бухгалтерский учет и аудит
Валютные отношения
География
Кредитование
Инвестиции
Информатика
Кибернетика
Косметология
Наука и техника
Маркетинг
Культура и искусство
Менеджмент
Металлургия
Налогообложение
Предпринимательство
Радиоэлектроника
Страхование
Строительство
Схемотехника
Таможенная система
Сочинения по литературе и русскому языку
Теория организация
Теплотехника
Туризм
Управление
Форма поиска
Авторизация




 
Статистика
рефераты
Последние новости

Дипломная работа: Разработка конструкции цифрового синтезатора частотно–модулированных сигналов

Для дискретных компонентов не должны присутствовать имена и номера выводов на схеме. Имя дискретного компонента не слое DEVICE не наносится. Номера выводов по команде Enter/Packing Data наносят на слое ATTR2, который в дальнейшей работе выключают.

Для резисторов дополнительно следует указать атрибут RVALUE=<номинал>. Он необходим для диагностики ошибок, связанных с отсутствием резистора в цепях для микросхем с открытым коллектором.

Для дискретных компонентов целесообразно создавать два УГО: для вертикального и горизонтального расположения на схеме.

Основным инструментом при автоматической трассировке ПП в пакете PCAD является файл стратегии. Поэтому опишем некоторые его основные установки для объяснения нашего способа разводки.

После выбора пункта Routing Parameters в основном меню программы Autorouter на экране появится меню, в котором можно устанавливать параметры.

Приведем основные из них:

- первоначально устанавливаем метрическую систему измерения, т.к. все наши элементы рисовались в ней;

- устанавливаем основную координатную сетку шагом 1,25 мм, что соответствует технологическим требованиям;

- устанавливаем количество слоев для трассировки - четыре;

- устанавливаем тип трассировки – наиболее целесообразным является тип Steiner, которая позволяет выполнять Т-образные соединения и другие соединения, которые минимизируют расстояния между точками;

- устанавливаем порядок трассировки – по рекомендациям авторов ставим порядок Short-Long, т.е. сначала будут трассироваться короткие цепи, а затем – длинные. Это дает меньшее количество не разведенных цепей;

- на первоначальном этапе произведем отключение диагональной трассировки, т.к. она может дать несоблюдение допустимых зазоров, однако после первого этапа трассировки окажется, что зазоры соблюдаются, то можно установить Diagonal Routing и повторить трассировку, что, возможно, даст улучшение;

- проведем включение режима минимизации количества переходных отверстий, сделав установку Via minimization;

- установим режим сглаживания углов Perform Beveling. В этом случае будет производиться замена прямоугольных изгибов проводников, где это возможно на изгибы под углом 45°. Установим здесь параметр During+After, т.к. он наиболее эффективный;

- установим параметр Jog Elimination который осуществляет ликвидацию выступов печатных проводников. Процедура заключается в том, что: 1. Ликвидируются выступы, остающиеся после перемещения переходных отверстий; 2. Два или более сегмента проводника заменяются по возможности одним сегментом.

На этом заканчивается установка основных параметров трассировки, и переходим к установке дополнительных параметров.

Войдя в режим Detailed Routing Parameters, у нас есть возможность произвести следующие установки:

- установим тип переходных отверстий (Via Type) Through который позволит создавать сквозные переходные отверстия;

- далее необходимо установить параметр Via Sites который определяет размещение переходных отверстий. Произведем установку All Grid Points, что предоставит возможность располагать переходные отверстия во всех точках координатной сетки;

- разрешим размещение переходных отверстий на всей плате, произведя установку в пункте Via Lattice Region параметра Entire Board;

- установим размеры области поиска пути для трассы в пункте Route Search Area Size. Следуя указаниям авторов, установим в этом пункте значение 3;

- определим число основных проходов алгоритма “лабиринт”– Number of Maze Router Passes. В связи с тем, что уже на третьем проходе размер области поиска увеличен в 4 раза, то установим количество проходов равное 3;

- произведем открытие всей площади платы для трассировки, на последнем проходе установив параметр Full Board;

- согласно технологическим требованиям и, исходя из коэффициента заполнения, установим минимальное расстояние трасс от края платы равное 0,5;

- в следующем окне установим только параметр Even Distribution, который позволит равномерно распределять проводники на всех парах слоев. При отсутствии этой установки, будет поставлено значительно больше переходных отверстий, и проводники будут располагаться неравномерно.

Перейдем к установке параметров алгоритма Rip-Up. Этот параметр позволяет управлять наиболее мощным средством программы.

Произведем установку следующих пунктов:

- установим количество проходов каждого алгоритма трассировки. Пункт Normal трогать не будем, т.к. там уже находится значение установленное ранее. В пункте Rip-Up установим количество проходов равное 10. В пункте Optimize установим количество попыток переразвести связи равное 10;

- включим режим уплотнения трасс Trace Hugging, что дает нам уплотнение трасс и экономию пространства на ПП;

- отключим режим Penalize Corners уменьшающий количество изгибов проводника, т.к. он вступает в противоречие с предыдущим режимом.

Остальные установки оставим без изменений.

Произведем определение контактных площадок. Этим пунктом мы зададим размет и форму контактных площадок.

В соответствии с рассчитанными ранее параметрами площадок под контакты и переходные отверстия произведем установки. Так же надо установить отключение проводимости во внутреннем слое и установить расположение контактных площадок в узлах координатной сетки.

Определим правила прокладки проводников.

В этом пункте алгоритма воспользуемся ранее рассчитанными параметрами проводников и внесли их в данный пункт.

Определим классы цепей.

Этот раздел позволяет задать определенные цепи, которые будут разводиться особым способом.

Здесь осуществляется ввод параметров цепей питания и земли. Установим для этих цепей высокий приоритет.

Произведем описание слоев.

В этом пункте можно задать количество трассируемых слоев отличных от общего количества слоев ПП, задать предпочтительное направление трассировки для каждого из трассируемых слоев.

Далее проведем заполнение таблицы слоев, в которой каждому слою укажем направление разводки.

Перейдем к конструктору контактных площадок. В данном пункте произведем только установку имен файлов входной базы данных ПП, входной файл стратегии трассировки и имя проекта. От внесения изменений можно отказаться, нажав Exit.

Таким образом, мы провели конфигурирование файла стратегии. Оттрассировав плату по данной стратегии, мы получим плату соответствующую нашим расчетным данным.

После того, как мы развели плату, необходимо оформить ее как чертеж в соответствии с требованиями [6]. Система PCAD не позволяет полностью провести оформительскую работу, и поэтому воспользуемся системой AutoCAD. Для того чтобы AutoCAD смог прочитать чертежи слоев и печатной платы преобразуем файлы с расширением “.pcb” в файлы формата “.dxf”. сделать это можно воспользовавшись функцией PCAD.

После создания базы данных принципиальной электрической схемы целесообразно с помощью программы Electrical Rules Check (PC-Erc) выявить синтаксические ошибки, исправить их и затем приступить к моделированию или разработке ПП.

Выходным файлом программы PC-Erc служит файл списка электрических связей (.nlt) или (.xnl). Результаты проверки заносятся в текстовый файл с расширением .erc. Программа вызывается в разделе Schematic Tools.

В появившемся меню необходимо установить контроль всех параметров на наличие ошибок.

В выходном файле приводится список количества ошибок каждого вида и их подробное описание:

Floating Pins – неподключенные связи. Это связано с тем, что в компонентах задействованы не все выводы;

Nets With One or No Connections – это связано с тем, что при проверке не учитывались атрибуты компонентов (PWGD);

Nets With No input/output Pins – цепи которые не соединены с входами/выходами. Связано с наличием в схеме аналоговых элементов;

Nets With No Pull-Up Resistor – цепи подключенные к “открытому коллектору”;

Components With All Input Pins Tied to Gather – компоненты у которых соединяются входы

После проведения трассировки ПП целесообразно провести сравнение двух списков электрических связей с целью выявления в них различий с помощью программы Netlist Comparison. Среди предложенных способов проверки, целесообразнее выбрать сравнение списка связей, один из которых извлечен из файла .sch, а другой – из файла .pcb [6].

Выходной файл содержит следующую информацию:

Number of Gates (Parts) – общее количество компонентов в каждом списке;

Number of Nets - общее количество цепей в каждом списке;

Number of Suspect Nets – общее количество цепей каждого списка, которые не согласуются с цепями другого списка;

Number of Spare (Parts) – общее количество компонентов которые не соединяются ни с одной цепью в каждом списке;

Number of Floating Nets – общее количество цепей которые не соединяются ни с одним компонентом в каждом списке.

После этого приводится полная информация о сравниваемых списках.

Теперь осуществим проверку платы на соответствие ее требуемому классу точности [6].

Утилита Design Rules Check (PC-DRC) проверяет разведенную базу данных ПП и выявляет не разведенные проводники, нарушение технологических требований к проектированию ПП.

Программа PC-DRC вводит в базу данных ПП новые слои $CONT, $DRC и $ATT, на которых отмечаются ошибки.

После загрузки утилиты, для редактирования технологических ограничений, на панели Rule Name выбирается имя правила проверки из списка. Для создания нового правила следует выбрать команду ADD, ввести имя правила и затем задать минимальные размеры и зазоры для компонентов.

После выполнения утилита создает файл с расширением .drc, в котором будет отчет по каждому из проверяемых слоев. Плата подходит по технологическим требованиям, если в процессе проверки не было найдено ни одной ошибки.

Страницы: 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21

рефераты
Новости